“vhdl”相关日志
-
-
-
-
VHDL39天前
- 作者:fly with love 标签:
vhdl
ieee
硬件
领域
工程
- VHDL的英文全名是Very-High-Speed Integrated Circuit HardwareDescription Language,诞生于1982年。1987年底,VHDL被IEEE和美国国防部确认为标准硬件描述语言 。自IEEE公布了VHDL的标准版本,IEEE-1076(简称87...
-
-
VHDL vs verilogHDL70天前
- 作者:醉拳龙 标签:
自动化
学习
VHDL
verilogHDL
- verilog在工业界通用些,VHDL在大学较多。 VHDL比较严谨,VerilogHDL格式要求松一些。 HDL特别是Verilog HDL得到在第一线工作的设计工程师的特别青睐,不仅因为HDL与C语言很相似,学习和掌握它并不困难,更重要的是它在复杂的SOC的设计上所显示的非凡性能和可扩展能力。 ...
-
-
良好的代码编写风格(二十五条84天前
- 作者:电子世界 标签:
vhdl
- 良好代码编写风格可以满足信、达、雅的要求。在满足功能和性能目标的前提下,增强代码的可读性、可移植性,首要的工作是在项目开发之前为整个设计团队建立一个命名约定和缩略语清单,以文档的形式记录下来,并要求每位设计人员在代码编写过程中都要严格遵守。良好代码编写风格的通则概括如下: (1)&nbs...
-
-
VHDL 终于弄完了 104天前
- 作者:紫橙阁 标签:
VHDL
- 原来看VHDL,那叫一个晕啊。原来买的VHDL的书,也基本上用不了,毕竟跟硬件接触起来总是那么不顺手。
忙活了一天半,终于还是靠自己的程序弄出来了,哈哈 很高兴哦!
源程序如下:
LIBRARY IEEE;USE IEEE.STD_LO...
-
-
-
vhdl编写测试平台的方法示例159天前
- 作者:网络琦缘梦 标签:
vhdl
测试平台
编写方法
- 一个测试平台其实就是为被测电路加入时序,通过一个简单例子来描述VHDL如何编写测试平台:library ieee;---------------------------------------------------------use ieee.std_logic_1164.all; &n...
-
-
vhdl编写测试平台的方法示例159天前
- 作者:网络琦缘梦 标签:
vhdl
测试平台
编写方法
- 一个测试平台其实就是为被测电路加入时序,通过一个简单例子来描述VHDL如何编写测试平台:library ieee;---------------------------------------------------------use ieee.std_logic_1164.all; &n...
-
-
翻箱倒柜,整理文件180天前
- 作者:我是猫 标签:
fpga
verilog
vhdl
ebook
xilinx
- 下面是三年课题中保存下来的资料和文档,今天索性把所有资料目录和文件名用TC导出,有些是设计电路图,大部分是中英文电子书,里面有些书连preface都没看过,深感惭愧 :(,但是资料确实太多了,在这个信息爆炸的时代,每个人不但要懂得搜集资料,而且要会搜集、整理和利用资料,不然的话,要陷入...